Крис Иванс-Пью

Говоря о следующем поколении

В последнее время было объявлено о выпуске ПЛИС семейства Virtex компании Xilinx — серии Virtex-E с 2 млн. логических элементов; недорогой версии Apex компании Altera, а также новой модернизированной ПЛИС SX-A серии SX компании Actel с повышенными быстродействием и плотностью. Похоже, наступил прекрасный момент, чтобы “провести облаву” на всех примелькавшихся фигурантов на рынке ПЛИС, и посмотреть, что они собираются делать.

Как подсчитывать число эквивалентных вентилей

Прежде чем нырнуть в море битов и байтов, несколько слов о подсчёте числа логических элементов (ЛЭ). Споры по этому поводу продолжаются с самого момента появления ПЛИС и, я думаю, можно с большой долей вероятности предсказать, что эти споры не закончатся никогда. Однако, мы считаем, что стоит дать определение некоторым терминам, чтобы можно было сравнивать плоды деревьев одного и того же вида, пусть даже не все они являются яблоками.

Говоря об эквивалентных вентилях системных логических элементов, мы пользуемся определением Xilinx, к использованию которого также склоняется и Altera, но которое пока не признаёт Actel. Однако система оценки логической сложности Xlinix слегка изменилась с появлением новой серии Virtex-E.

... и это изменение состоит в следующем...

Каждая логическая ячейка (logic cell), используемая в качестве комбинационной или последовательностной логической схемы, даёт 12 системных логических элементов; каждая логическая ячейка, используемая в качестве распределённой памяти, даёт 64 системных логических элемента (16 бит ґ 4 ЛЭ/бит). Поскольку более крупные устройства обычно требуют большей памяти, процент вентилей, используемых в качестве распределённой памяти, составляет 5–30% на всей серии. Другие характеристики Virtex также увеличивают число эквивалентных вентилей. Каждая используемая схема автоподстройки по задержке даёт 7К вентилей, а каждая логическая ячейка, используемая в качестве программируемого элемента задержки — 112. Каждый бит блочного ЗУПВ даёт 4 системных логических элемента, а также до 40% блочной памяти вносит своё вклад в их число.

Ещё одна область, изобилующая примерами, это, конечно, быстродействие, но его мы коснёмся ниже.

Итак, появляется отличная возможность сравнить и противопоставить друг другу вышеуказанные новейшие серии программируемой логики, находящиеся на переднем крае современной технологии; однако, возвращаясь в реальный мир, можно сказать, что вы сами должны проверить их в своих разработках и посмотреть, какие из них подходят к этим разработкам, обладают ли они достаточным быстродействием и оправданы ли с точки зрения цены, а также какие из них фактически имеются в наличии.

Наличие

Необходимо отметить, что Xilinx и Altera используют производства на Тайване (Xilinx использует UMC, а Altera — TSMC), и обе компании разработали новые 0,18-мкм технологии в тесном сотрудничестве со своими производствами. Из-за недавнего землетрясения может возникнуть ряд проблем с поставкой их новых устройств, хотя Xilinx и Altera заявили, что влияние землетрясения будет минимальным. Европейский менеджер по сбыту компании Altera Пол Холлингуорт прокомментировал: “Мы создали большой стратегический запас и ожидаем, что к концу года половина объёма нашей продукции будет поступать из Wafertech, совместного производства с ADI и TSMC в штате Вашингтон. Мы можем выкупить до 35% мощностей этого производства, которое в настоящее время выпускает серийно производимые чипы, и быстро встать на ноги с точки зрения производственных мощностей”.

Удовлетворение спроса на схемы памяти

Компания Xilinx может похвастаться тем, что следующее поколение её серии Virtex — Virtex-E имеет в два раза большее число системных логических элементов и на 50% лучшие входные/выходные характеристики, чем в выпускамой в настоящее время серии. Благодаря небольшому перепроектированию входа/выхода и переходу на 0,18-мкм технологию, серия Virtex-E имеет до 2М системных логических элементов (около 500 К логических элементов плюс 640 Кбит блочного ЗУПВ). Ключевым преимуществом новой серии Virtex-E в сравнении с предшествующей является наличие блочной памяти увеличенного объёма. Потребление мощности также должно быть ниже, чем в нынешнем поколении Virtex, поскольку в новом предусматривается ядро на 1,8 В, а не на 2,5 В, хотя на данном этапе у Xilinx пока нет полных характеристик по мощности.

“Мы наблюдаем растущий спрос на более крупные блочные ЗУПВ для обслуживания по методу FIFO (первым пришёл — первым вышел), создания регистровых файлов, таблиц перекодировок (LUT) и так далее, и этот спрос даже превышает наше возможное предложение по Virtex-E на сегодняшний день. Устройство с 2М логических элементов обеспечивает 30%-е увеличение объёма логики и пятикратное увеличение числа блоков ЗУПВ, что позволяет перейти от максимум 128 Кбит к 640 Кбит”, — утверждает сотрудник Xilinx Аллан Мэттьюз. Устройство с 2М логическими элементами будет иметь 160 блоков реальной двухпортовой памяти объёмом 4 Кбит, и дополнительно пользователи получают доступ к распределённому ЗУПВ (до 600 Кбит, если используются все логические ячейки устройства с 2М логических элементов, что было бы глупостью!). Другим особенно полезным усовершенствованием является интерфейс памяти для частот выше 300 МГц с поддержкой DDR- и QDR-памяти. Ранее поддерживалась только ZBT-память.

К другим новым дополнениям серии Virtex-E относятся дифференциальные системы ввода/вывода для LVDS и LVPECL, BUS LVDS и так далее для высокоскоростных тактирующих схем и высокоскоростных объединительных плат. Все выводы могут быть индивидуально сконфигурированы под любой нужный вам стандарт. Конструкция Virtex-E Select может поддерживать до 804 вводов/выводов в пользовательской конфигурации на скорости более 311 Мбит/с, обеспечивая использование в системах с большим числом портов, работающих на скорости выше 10 Гбит/с.

Новая серия предлагает также высокоточную синхронизацию внутренних и внешних тактовых генераторов через восемь находящихся на чипе схем автоподстройки по задержке, что позволяет полностью устранить фазовый сдвиг четырёх тактовых генераторов. Схемы автоподстройки по задержке являются полностью цифровой реализацией схем фазовой подстройки частоты, что проще в изготовлении, чем схемы ФАПЧ, при использовании 0,18-мкм технологии. Кроме того, Xilinx утверждает, что схемы автоподстройки по задержке Virtex-E обладают преимуществом, которое за-ключается в том, что они не суммируют фазовые флуктуации, поскольку каждый фронт тактового импульса перезапускает схему. Было также подтверждено, что схемы автоподстройки по задержке работают на частоте выше 311 МГц, в то время как по данным компании конкурирующие версии схем ФАПЧ либо работали в данном диапазоне неустойчиво, либо их рабочая частота ограничивалась уровнем 100 МГц.

Схемы автоподстройки по задержке и дополнительное блочное ЗУПВ должны быть особенно полезны в высокочастотных применениях для буферизования данных, а также снижения требуемой скорости внутренней обработки путём преобразования данных из одной ширины полосы в другую. В качестве примера можно привести схему ОС-192. Порт данных с шириной полосы ОС-192 выводится на 32 BLVDS-штырька, обеспечивающих скорость 32 Мб/с на пару. Восемь блоков встроенного ЗУПВ используются для внутренней буферизации данных. Порт, считывающий данные из регистра ввода/вывода в память, сконфигурирован как 1000ґ32. А считывающий данные из регистров в блок внутренней обработки данных — как 256ґ128. Внутренняя обработка массива данных в 128 бит может проводиться только на частоте 78 МГц, что даёт существенную экономию потребляемой мощности.

Первые варианты серии — XCV300E, 600E, 1000E и 2000Е — имеются в наличии уже сейчас, и полностью совместимы друг с другом по выводам. Они поставляются в корпусах: PQFP, BGA, BGA с расстоянием между выводами, уменьшенным до 1 мм (FBGA), и CSP с расстоянием 0,8 мм. Следует отметить, что конструкция FBGA обеспечивает до 1056 выводов корпуса с размерами 35x35 мм.

Говоря о ценах — которые всё ещё являются проблемой для FBGA очень высокой плотности — отметим, что к моменту окончательной доводки и выхода на рынок новых, спроектированных под задачи потребителей устройств, цены на Virtex-E упадут до отметки, на которой они могут стать экономически эффективными в производстве. К концу 2000 года Xilinx планирует следующие цены для больших партий (100 тыс. штук): $16,50 на XCV100Е и $582 на XCV2000Е.

Фирма допускает, что в конечном счёте устройства со сверхвысокой плотностью станут действительно экономически эффективными, только если пользователи будут применять частичную или полную реконфигурируемость.

Реально многие заказчики более крупных устройств Virtex используют реконфигурируемость. Например, пара компаний, выпускающих базовые станции, планирует провести модернизацию посредством дистанционной реконфигурации.

Быстро и с легкостью

Новая серия SX-A компании Actel — это менее мощная, более быстродействующая и более дешёвая версия серии SX без плавких перемычек, изготавливаемой по 0,35-мкм технологии. Серия SX-A изготавливается по 0,25-мкм технологии, разработанной совместно с компанией Matsushita. Данная серия предлагает от 12 до 108 тыс. логических элементов и является первой серией Actel без плавких перемычек, изготавливаемой по 0,25-мкм технологии. Данная схема должна позволить проектировщикам “быстро и с лёгкостью” достигать заданных рабочих параметров и потребляемой мощности без необходимости использования специальных методов проектирования. Сотрудник Actel Тим Коллеран говорит, что самая простая схема серии, например, SX08A, будет первой схемой в корпусе FBGA с гораздо более скоростными рабочими характеристиками, чем у аналогичной по размерам CPLD-схемы. По сравнению с CPLD-схемами, говорит Коллеран, схемы SXA обладают в два раза более высоким быстродействием, имеют в два раза большие размеры, потребляют в три раза меньшую мощность и стоят в три раза дешевле (сравните SX08А с 12 тыс. логических элементов с CPLD с 128 макроячейками).

“Наблюдается очень высокая активность в области проектирования схем с 100 тыс. логических элементов, и только компании, разрабатывающие FBGA-схемы, действительно нацелены на эту область, — говорит Коллеран. — Всё больше и больше людей хотят достичь скоростей порядка 50 МГц и выше при указанном числе логических элементов. Обеспечить уровень 66 МГц непросто, однако с помощью серии SX-A этот уровень достигается с лёгкостью, особенно, когда число логических элементов составляет от 20 до 60 тысяч”.

Коллеран так описывает проблему, для решения которой предназначена серия SX-A: “Я получил задание на проект, рассчитанный на 66 МГц, и статическое ОЗУ в FBGA бранда Y, которое теоретически может работать на 120 МГц. Я сделал схему, и она работала на 20 МГц. Я немного поколдовал с ней, и скорость поднялась до 35 МГц. В результате я понял, что нужно перейти к другой градации скорости. Получив заданные рабочие характеристики, я обнаружил, что потребляемая мощность вышла за допустимые пределы. Всего для достижения нужных параметров мне потребовалось от двух до трёх месяцев, в течение которых я метался из стороны в сторону. Именно поэтому, например, компании, производящие параметризованные PCI-ядра, столь тщательно подходят к созданию своих специальных устройств. С помощью SX-A мы пытаемся получить устройство, которое позволит напрямую достичь нужных рабочих характеристик”.

Используя 0,35-мкм SX-чип, можно довольно легко получить PCI-устройство, работающее на 66 МГц, а имея схему SX-A, вы сможете сделать полное 64/66 PCI-устройство с RTL-кодом, а не работать на уровне списка соединений, считает Коллеран.

Возвращаясь к специфике... во время испытаний, при бистабильных узлах, схема SX08A работала на 200 МГц, рассеивая менее 1 Вт мощности. Кроме того, схемы SX-A обеспечивают поддержку замены во время работы (без всяких “но”, “более, чем” или “однако”, говорит Коллеран) и содержат индивидуальные схемы контроля скорости прокручивания в системах ввода/вывода. Схема, как и устройство ввода/вывода, может работать при напряжениях 2,5; 3,3 и 5,0 В. В SX72A предусмотрено четыре дополнительных тактовых интервала.

Actel ориентирует серию SX-A на широкий ряд применений, включая портативные устройства типа циф-ровых камер и пейджеров. На сегодня, одна из крупных сетевых компаний использует SX-A в двойной ОС3 для гигабитного преобразования Ethernet. Эта компания явно не смогла получить рабочие характеристики, конкурирующие с характеристиками устройств аналогичного типа, и более того, она использовала почти весь ресурс мощности на уровне плат!

Другая фирма работает со схемами SX32A для MPEG-декодирования в телевидении высокого разрешения HDTV. Подобный выбор был сделан благодаря низкой стоимости, а также из-за необходимости иметь единый чип и обеспечить соответствие со стандартом PCI.

Серия SX-A будет состоять из четырёх схем, образцы которых появятся в первом квартале 2000 года. При крупном серийном производстве цена SX08A с 12 тыс. логических элементов в 100-выводном корпусе TQFP составит $3,90, а цена SX72A со 108 тыс. логических элементов — около $28,50.

Серия Apex с уменьшенной стоимостью

Объявленная новая серия АСЕ производства компании Altera, выпуск которой намечается на первое полугодие текущего года, представляет собой более дешёвую среднедиапазонную версию серии Apex с числом логических элементов от 60 тыс. до 1,5 млн.

Ориентированная на пользователей, которым нужны преимущества по плотности и стоимости, обеспечиваемые технологией 0,18 мкм 6LM, но без “излишеств” Apex, АСЕ имеет от 40 тыс. до 300 тыс. логических элементов (если применять системный подсчёт логических элементов) или от 20 тыс. до 150 тыс. логических элементов, если считать, базируясь на логических элементах типа ASIC, и обеспечивает системное быстродействие, равное 160 МГц. АСЕ работает с подгруппой стандартов ввода/вывода от Apex, имеет встроенную память для поддержки реализации двухпортового ЗУПВ и схем обслуживания по методу FIFO, а также обладает высокоскоростными логическими функциями. Кроме того, чипы схем АСЕ имеют встроенные системы ФАПЧ.

Комментируя все “за” и “против” систем ФАПЧ и систем автоподстройки по задержке, Пол Холлингуорт сказал: “Обе системы имеют свои преимущества — у одной их шесть, а у другой — полдюжины. Мы предпочитаем систему ФАПЧ из-за её гибко-сти. Например, можно умножать на дробные числа, скажем на 10/9, и изменять фазу на один градус за один раз, а также производить пересинхронизацию с другими устройствами на той же плате. Мы считаем, что системы ФАПЧ обеспечивают более высокие показатели подавления флуктуаций, в то время, как системы автоподстройки по задержке являются более простыми в изготовлении, но менее гибкими”.

“Мы по большей части ориентируемся на крупносерийный рынок средств связи, например на рынок кабельных модемов, персональных маршрутизаторов и других устройств, использующих сотни и тысячи схем, — добавил Холлингуорт. — Поскольку никто с уверенностью не может сказать, в каком направлении пойдёт развитие инфраструктуры широкополосной связи, спутниковой связи, беспроводного абонентского доступа, медных кабельных систем и так далее, возможность использования недорогих FPGA-схем обеспечивает изготовителям оборудования высокую степень гибкости.”

Холлингуорт считает, что появление серий, подобных АСЕ, дополнительно опровергает необходимость аппаратных IP-функций: “В контексте аппаратного IP, единственной функцией, которой пользуются все, является ФАПЧ. Проблема состоит в том, что чем больше аппаратных функций вы добавляете, тем меньше степеней свободы у вас остаётся. Например, в середине 80-х годов появились логические БИС и одновременно — идея предварительно диффузионно сформированных блоков ЗУПВ-ПЗУ для серий логических матриц, но эта идея не сработала, поскольку пользователи всегда хотят чего-то немного другого. Нужно быть очень внимательным, определяя, дадут ли встроенные ядра достаточно преимуществ. Зачастую, можно получить нужные рабочие характеристики, просто перейдя к технологическим процессам следующего поколения и используя программируемое ядро, что сэкономит массу усилий”.

В качестве вероятной цены на АСЕ, Altera называет $10 за самую дешёвую схему, однако окончательная цена будет названа после получения результатов от применения 0,18-мкм технологии. Но Холлингуорт весьма уверен в темпах, которыми Altera снижает стоимость. “Мы полагаем, что в следующем году цена 5 тыс. логических элементов составит $1, что означает, что 20100 (Apex) будут стоить около $20”. Интересно, что это именно та цифра, которую компания прогнозировала два года назад.

CIE, октябрь 1999 г.
Перевод В. Худыкиной