С. Волков, А. Ефишин, С. Морозов, С. Соколов

Проблема электростатического разряда и современные методы защиты интегральных схем от него. Часть 4

Проблема ESD в технологии кремний-на-изоляторе (КНИ). Современные схемы защиты от ESD

Полная схема защиты от ESD на основе управляемого кремниевого диода (SCR), защелкивающегося через подложку

Механизм включения управляемых кремниевых диодов (SCR) состоит в следующем [1]. Когда ток протекает в базе или подложке SCR, то может произойти защелкивание защитного элемента. В схеме защиты от ESD, основанный на SCR, эффект защелки отсутствует при нормальных условиях работы и возникает при достижении напряжением определенного уровня. Схема защиты состоит из комплементарной пары SCR, защелкивающихся через подложку, и из элемента SCR между шинами питания, защищающего устройство от стрессов между контактными площадками шин питания [3]. Такое устройство имеет следующие преимущества:

• контролируемое напряжение включения VlV которое регулируется количеством диодов в диодной цепочке;
• регулируемое напряжение низкоомного (snapbackj режима К6;
• совместимость со стандартной сили-цидной КМОП-технологией, не использующей блокировку силицида и специальных масок для ESD-структур.

Принцип работы устройства

Рисунок 1. Структура элемента p_STSCR (а), структура элемента n_STSCR в комплементарной SCR паре (б)

Комплементарная пара SCR состоит из элементов р- и n-типа: p_STSCR (p-Substrate-Triggered SCR) и n_STSCR (n-Substrate-Triggered SCR) соответственно. Структуры этих элементов с диодными цепочками представлены на рис. 1. Как видно из рисунка, от обычной структуры SCR [2] отличает р+ в подложке для p_STSCR и n+ в n-кармане для n_STSCR. К этим областям подведены специальные терминалы (p-trig и n-trig), на которые необходимо подавать опорный ток. Опорный ток является базовым током одного из транзисторов тиристора и возникает за счет сопротивления подложки/кармана при подаче напряжения на соответствующий терминал. Рассмотрим элемент р-типа. Анод соединен с тестируемой контактной площадкой, катод заземлен. Когда опорный ток поступает на соответствующий терминал, активизируется биполярный прп-тран-зистор в структуре SCR, и его коллекторный ток включает рnр-транзистор. В свою очередь, коллекторный ток рлр-тран-зистора способствует работе nрn-транзистора. Таким образом, срабатывает механизм положительной обратной связи, и SCR защелкивается (тиристорный эффект). n_STSCR защелкивается аналогичным способом. Пути протекания стрессового тока в этих устройствах показаны пунктирной линией. В конце этого пути кроме n+ есть n-карман, необходимый для увеличения сопротивления подложки R. Чем больше это сопротивление, тем быстрее включается защитный элемент.

Число диодов в диодной цепочке зависит от величины напряжения питания для данного устройства. Чтобы избежать возникновения эффекта защелки, напряжение низкоомного режима К6 должно быть больше напряжения питания. Это напряжение для n_STSCR и p_STSCR с к диодами в цепочке рассчитывается следующим образом:

где V_sbsCR — напряжение низкоомного режима p_STSCR (n_STSCR), а VD — падение напряжения на открытом диоде (~0,6 В). Для комплементарного STSCR с одним, двумя, четырьмя и шестью диодами в цепочке при температуре 25°С К, составляет 2,6, 3,2, 4,6 и 5,8 В соответственно. При этом напряжение включения элемента Vfl немного увеличивается с ростом числа диодов в цепочке, но это можно компенсировать увеличением опорного тока подложки.

Вольтамперные характеристики STSCR

Элементы p_STSCR и n_STSCR были изготовлены для исследования их характеристик в 0,25-мкм силицидной КМОП-технологии. Схемы тестирования и ВАХ элементов показаны на рис. 2. Когда на терминалы подложки и кармана не поступает опорный ток (I_bios = 0), включение p_STSCR и n_STSCR обеспечивается только лавинным пробоем переходов л-карман/р-подложка, напряжение включения равно 22 В (-22 В). Но уже при опорном токе 5 мА напряжение включения p_STSCR составляет 9 В, при 8 мА — только 1,85 В. Аналогично можно понизить напряжение включения n_STSCR. Таким образом, увеличение опорного тока значительно снижает напряжение включения комплементарного STSCR. Скорость включения этого элемента может быть существенно повышена за счет увеличения сопротивления подложки R_sub. Всё это позволяет обеспечить хорошую защиту тонкого подзатворного окисла входных буферов для субмикронных технологий.

Рисунок 2. Схема тестирования и ВАХ по постоянному току p_STSCR (а), n_STSCR (б)

Для более точного анализа работы защитной схемы необходимо произвести измерения ВАХ комплементарного STSCR при различных температурах. Как показывают результаты эксперимента, напряжение V_sb элемента p_STSCR с четырьмя диодами для температур 25°, 75° и 125°С составляет 4,6, 4,1 и 3,85 В пературы напряжение низкоомного режима защитного устройства немного уменьшается. Это происходит из-за того, что с ростом температуры увеличивается коэффициент усиления тока b паразитного биполярного транзистора. Исследования в работе [3] показывают, что для напряжения питания 2,5 В лучше всего использовать два диода в элементах p_STSCR и n_STSCR для исключения эффекта защелки при нормальных условиях работы.

Интегрированная схема защиты от ESD, основанная на комплементарных STSCR

Два варианта защитной схемы двунаправленной контактной площадки, основанные на комплементарных STSCR, представлены на рис. 3. В схеме, представленной на рис. За, распознавание ESD обеспечивается линией RC задержки. На рис. 36 опорный ток поступает в схему защиты благодаря соединению затвора МОП-транзистора с подверженной стрессу контактной площадкой через конденсатор. На рис. За терминал p-trig (n-trig) элемента p_STSCR (n_STSCR) соединяется с выходом инвертора inv_l (inv_2). Вход inv_l (inv_2) соединяется с V_DD (K55) через резистор R1 (R2), который лучше всего делать на основе п+. Эти резисторы могут быть общими для всех двунаправленных контактных площадок в целях экономии площади ИС. Конденсатор С1 (С2) размещается между входом инвертора inv_l (inv_2) и Vss (VDD). Эти конденсаторы могут быть сформированы паразитными емкостями входных цепей инверторов. Кроме того, в схеме присутствуют паразитные диоды Dp_l и DR_l. Dp_l представляет собой паразитный диод исток/ л-карман [VDD] рМОП-транзистора первого инвертора. DR_l — это паразитный диод исток/р-подпожка (Vss) RМОП-транзистора второго инвертора.

Рисунок 3. Исполнение входной защитной схемы с использованием АЧГ-цепи (а), с применением технологии соединения затвора транзистора с контактной площадкой через конденсатор (б)

При нормальных условиях работы на входе inv_l будет напряжение VDD. Поэтому на выходе inv_l будет Vss, независимо от уровня напряжения входного сигнала. Поскольку напряжение на терминале p-trig равно Vss, то элемент p_STSCR выключен при нормальных условиях работы устройства. На входе второго инвертора при нормальных условиях будет напряжение Vss Тогда на выходе инвертора будет напряжение VDD, независимо от уровня входного сигнала. На терминале n-trig будет напряжение VDD, и R_STSCR также выключен при нормальных условиях работы. Во избежание случайного включения защитной схемы из-за шумов, напряжение К6 должно быть больше напряжения питания и максимального напряжения входного сигнала. Выполнение этого условия достигается подбором числа диодов в цепочке.

Рассмотрим четыре варианта возникновения ESD между входной контактной площадкой и контактными площадками шин питания: PS, NS, PD и ND-pe-жимы [1]. Для точного определения пути протекания стрессового тока рассмотрим эквивалентную схему защитного устройства, показанную на рис. 4а. DR_2 представляет собой паразитный диод n-карман/р-подложка (Vss) в диодной структуре Db_k. Dp_2 — паразитный диод р+/n-карман в структуре p_STSCR.

Рисунок 4. Эквивалентная схема комплементарного устройства STSCR с диодными цепочками (а), схема защиты от ESD между шинами питания (б)

В PS-режиме возникновения ESD (терминал Vss заземлен, VDD не подключен, положительный стресс на контактной площадке) изначально на входе inv_l нулевое напряжение, рМОП-транзистор inv_l откроется благодаря положительному стрессовому напряжению на контактной площадке. Таким образом, после стресса на выходе inv_l будет высокий потенциал, который обеспечивает необходимый базовый ток в p_STSCR. Произойдет защелкивание элемента p_STSCR, и стрессовый ток потечет через заземленную контактную площадку V$s, пройдя через p_STSCR и его диодную цепочку. RС-цепь определяет время задержки, в течение которого на входе inv_l будет относительно низкий уровень напряжения.

При ND-режиме возникновения ESD (терминал VDD заземлен, V$s не подключен, отрицательный стресс на контактной площадке) на входе inv_2 изначально нулевой уровень напряжения, поэтому RМОП-транзистор inv_2 откроется благодаря отрицательному стрессовому напряжению на контактной площадке. На выходе inv_2 будет относительно низкий потенциал, обеспечивающий опорный ток в R_STSCR. При защелкивании элемента R_STSCR стрессовый ток потечет через заземленную контактную площадку VDD, пройдя через R_STSCR и его диодную цепь.

В NS-режиме (PD-режиме) возникновения ESD паразитные диоды DR_l и DR_2 (Dp_l и Dp_2) открыты и проводят стрессовый ток к заземленной контактной площадке V$s (VDD). Таким образом, в четырех режимах возникновения ESD на входных (выходных) контактных площадках можно обеспечить достаточно низкий уровень напряжения входной ветви, что обеспечивает надежную защиту от повреждения подзатворного окисла в субмикронных технологиях. На рис. 36 изображен второй вариант выполнения схемы защиты входной/выходной контактной площадки от ESD, основанной на комплементарном STSCR-устройстве с цепочкой диодов. В PS-режиме положительное стрессовое напряжение на контактной площадке передается на затвор RМОП-транзисто-ра Мл через конденсатор С1. Транзистор Мл откроется и проведет малую часть стрессового тока на терминал p-trig элемента p_STSCR. p_STSCR защелкнется и обеспечит отвод стрессового тока от входной/выходной контактной площадки в заземленный терминал Vss. В ND-режиме отрицательное стрессовое напряжение на контактной площадке передается на затвор рМОП-транзистора Мр через конденсатор С2. Транзистор Мр откроется и проведет малую часть стрессового тока на терминал n-trig элемента R_STSCR. R_STSCR защелкнется и обеспечит отвод стрессового тока от входной/выходной контактной площадки до заземленного терминала VDD. В NS-режиме (PD-режиме) возникновения ESD стрессовый ток может быть выведен через открытые паразитные диоды DR_2 и DR_3 (Dp_2 и Dp_3) на заземленную контактную площадку V_ss(V_dd). DR_3 (Dp_3) является паразитным диодом сток Мл(Мр)/ р-подпожка (n-карман). Во время нормальной работы на затворе Мл (Мр) будет напряжение V_ss(V_dd). Таким образом, во время нормальной работы устройства этот транзистор закрыт и не может задать опорный ток в p_STSCR (n_STSCR) элементе. Правильно разработанная защитная схема должна включаться только во время ESD. Для этого необходимо правильно задать номиналы конденсаторов С1 и С2. Напряжение, передаваемое на затвор транзистора Мл (Мр) в диапазоне нормальных рабочих напряжений должно быть меньше порогового. В случае ESD оно должно превышать порог.

Схема защиты от ESD между шинами питания

Схема защиты от ESD между шинами питания на основе элемента p_STSCR и цепочки диодов показана на рис. 46. Функцию детекции ESD выполняет /PC-цепь и инвертор, как и в одном из вышеприведенных случаев, но время задержки RС-цепи должно быть порядка 1 мкс, чтобы можно было различить момент включения питания (характерные времена роста импульса — миллисекунды) и ESD (характерные времена роста импульса — наносекунды). Момент включения питания не повлечет за собой высокого уровня напряжения на выходе, элемент p_STSCR останется выключенным и не повлияет на нормальную работу всего устройства.

Когда на контактную площадку VDD подается положительный ESD-стресс и терминал Vss заземлен, RС-цепь обеспечит время задержки, в течение которого на входе инвертора будет относительно низкий уровень напряжения. На выход инвертора передается высокое стрессовое напряжение, которое обеспечит защелкивание элемента p_STSCR. Стрессовый ток покинет защитное устройство через заземленную контактную площадку Vss, пройдя через элемент p_STSCR и его цепь диодов. При отрицательном стрессовом напряжении на контактной площадке Коопри заземленном терминале V$s стрессовый ток может быть выведен через заземленную контактную площадку Vss через открытый паразитный диод р-подложка (Vss)/n-карман (подключенный к KDD). Схемотехника такого защитного устройства не допускает защелкивания элемента p_STSCR во время нормальной работы схемы. Аналогичным образом элемент n_STSCR может быть применен в защитной схеме между шинами питания.

Технические характеристики схемы защиты

Представленные элементы защиты для входных/выходных контактных площадок и контактных площадок шин питания были реализованы в силицидной 0,25-мкм КМОП-технологии без применения блокировки силицида [3]. Размеры полностью силицидированных элементов p_STSCR и n_STSCR составляют 20 х 21 мкм, размеры каждого диода — 30 х 3 мкм. Результаты тестирования устройств по модели человеческого тела (Human Body Model, НВМ) и механической модели [Machine Model, MM) представлены на рис. 5.

Рисунок 5. Порог устойчивости к ESD для НВМ модели (а), ММ модели (б)

Критерием отказа в данном случае был определен ток утечки в устройстве после ESD, равный 1 мкА при напряжении питания 2,5 В. Уровень защищенности от ESD для моделей НВМ и ММ несколько деградирует с увеличением числа диодов в цепи. Генерируемая в устройстве во время ESD мощность определяется как Р= I_esd x V_hold, где V_hold — напряжение работы устройства в низкоомном режиме. Таким образом, порог устойчивости по ESD для моделей НВМ и ММ снижается с ростом напряжения VhM С другой стороны, диоды в цепи с паразитными вертикальными биполярными транзисторами создают дополнительные пути протекания стрессового тока, поэтому деградация порога устойчивости с ростом числа диодов в цепи незначительна. С двумя диодами в цепи и для напряжения питания 2,5 В данная защитная схема не защелкивается при нормальной работе устройства при температурах ниже 125°С и выдерживает электростатический разряд 7,25 кВ по модели НВМ и 500 В — по модели ММ. Время включения комплементарного устройства STSCR определяется как время с момента защелкивания элемента до момента вступления устройства в низко-омный режим работы. Время нарастания стрессового импульса для модели НВМ составляет около 10 не. В работе [3] было показано, что при подаче на aHOflp_STSCR защелкивающего напряжения 4 В время включения защитного элемента составляет 7,8 не, и при увеличении защелкивающего напряжения это время уменьшается. Эти данные говорят о том, что данная схема позволяет надежно обеспечить защиту внутренних элементов устройства от повреждения. Для этого необходимо разработать схему детекции ESD таким образом, чтобы напряжение защелкивания было порядка 4 В. Напряжение низкоом-ного режима для элементов p_STSCR и n_STSCR с двумя диодами в цепи составляет около 3 В, то есть защелкнуться при нормальных условиях работы устройства эти элементы не могут.

Защита от ESD в двунаправленных контактных площадках с двумя напряжениями питания

Во многих современных ИС используются элементы с различными напряжениями питания. Соответственно, существуют специальные схемы, разработанные для согласования работы этих элементов. Задача таких схем — не допустить повреждение подзатворного окисла, избежать деградации выходных схем, связанной с эффектом горячих носителей, предотвратить нежелательные утечки тока между устройствами с разными напряжениями питания. Общий подход к созданию таких схем иллюстрируется на рис. 6а [4]. Для защиты подзатворного окисла без использования в технологии дополнительного процесса создания толстого подзатворного окисла применяется схема последовательного включения nМОП-транзисторов. Транзистор рМОП выходного буфера, расположенный между двунаправленной контактной площадкой и шиной питания, имеет специальные схемы с самосмещением, регулирующие напряжение затвора этого транзистора и напряжение n-кармана во время подачи на контактную площадку сигналов из схемы с большим напряжением питания.

Рисунок 6. Решение проблем смешанного питания в выходном буфере двунаправленной контактной площадки (а). Схема защиты от ESD для выходных буферов со смешанным питанием (б)

Рассмотрим работу схемы, изображенной на рис. 6а, под воздействием ESD. В стандартных выходных КМОП-буферах при воздействии положительного относительно заземленного терминала земли ESD-импульса (PS-режим) стрессовый ток отводится через защитный диод между контактной площадкой и питанием, паразитный диод рМОП-транзистора и схему защиты между шинами питания [1]. Но в нашем случае применение схемы с самосмещением исключает возможность протекания тока через такие диоды. Соответственно, стрессовый ток не достигает схемы защиты между шинами питания, он будет протекать через последовательно включенные /?МОП-транзисторы, работающие в низкоомном режиме. Напряжение низкоомного режима двух последовательно включенных nМОП-транзисто-ров больше, а величина тока 1а, при которой происходит температурный пробой, меньше, чем у одного nМОП-тран-зистора. Поэтому двунаправленные схемы со смешанным питанием имеют гораздо худшие характеристики по ESD, чем стандартные двунаправленные схемы. Для увеличения порога устойчивости по ESD возможно применение элемента защиты, представленного на рис. 6б [4].

Данная схема реализуется на управляемом кремниевом диоде, защелкиваемом с помощью последовательно включенных nМОП-транзисторов (Stacked NMOS Triggered Silicon Controlled Rectifier, SNTSCR). Схема детекции ESD разработана на основе методики соединения затвора МОП-транзистора с подверженной стрессу контактной площадкой через конденсатор. Схема детекции должна обеспечивать защелкивание защитного элемента только во время ESD. Элемент должен быть закрыт при нормальных условиях работы: как при входных импульсах низкого напряжения, так и при входных импульсах высокого напряжения.

Структура данного элемента реализована в стандартной КМОП-техноло-гии без применения каких-либо модификаций. В защитном элементе два последовательных nМОП-транзистора входят в схему в каскодном включении. Сток транзистора Мn1 частично расположен в /жармане, частично в подложке. Латеральная структура SCR формируется следующим образом: р+, n-карман, р-подложка и n+, через которую протекает стрессовый ток во время ESD между двунаправленной контактной площадкой и терминалом V_ss. На рис. 66 путь протекания стрессового тока показан пунктирной линией. Последовательное соединение транзисторов Мn1 и Мn2 применяется для того, чтобы выдержать высокий уровень напряжения входных сигналов без угрозы тонкому подзатворному окислу при нормальных условиях работы устройства. Если применять только один nМОП-транзистор, как это реализовано в структуре управляемого диода с низким напряжением включения (Low Voltage Triggered SCR, LVTSCR) [1], напряжение на подзатворном окисле будет превышать напряжение питания VDD при поступлении на вход сигналов высокого уровня напряжения. Это неприемлемо, так как приводит к постепенному повреждению подзатворного окисла. Напряжение включения для этой схемы можно подобрать, изменяя напряжения смещения на затворах Мn1 и Мn2. Его обычно делают несколько выше напряжения высокого уровня. В нормальном режиме работы элемент SNTSCR выключен и не влияет на работу устройства. В этом режиме транзистор Мn3 работает как резистор и задает напряжение смещения транзистора Мn1 равным VDD. Затвор транзистора Мn2 заземлен через резистор R2. Когда к двунаправленной контактной площадке приложено напряжение высокого уровня, напряжение на n+ области между Мn1 и Мn2 составляет около V_dd - V_thn. (V_thn — пороговое напряжение nМОП-транзистора, V_DD— напряжение питания низкого уровня). Таким образом, элементы схемы защиты от ESD соответствуют требованиям, ограничивающим величину электрического поля для обеспечения сохранности тонкого подзатворного окисла во время нормальных условий работы устройства. Когда напряжение на контактной площадке возрастает от нуля до высокого уровня напряжения (например, 5 В при напряжениях питания 3,3 и 5 В), напряжение на затворе Мn2 будет возрастать из-за конденсатора С 2, но оно не должно превысить порогового напряжения, чтобы не допустить включения транзистора. Благодаря конденсатору С1, напряжение на затворе Мn1 также возрастет, и его величина также не должна превышать порогового напряжения. Для этого в схему вводится рМОП-транзистор Мр, который открывается, как только напряжение на затворе Мn1 становится равным V_DD + V_fh (где V_fh — пороговое напряжение рМОП-транзистора). При правильной подборке параметров схемы детекции защитная схема будет гарантированно выключена при нормальных условиях работы.

Во время положительного ESD-стресса по отношению к заземленному терминалу питания (PS-режим), в начальный момент на затворе транзистора Мр нулевое напряжение, так как терминал VDD не подключен. Далее, транзистор Мр включится, но транзистор Мn3 будет выключен. На затворы транзисторов Мn1 и Мn2 поступит стрессовое напряжение через конденсаторы С1 и С 2. Это напряжение должно быть больше порогового, что обеспечит включение данных транзисторов. После того как откроются транзисторы Мn1 и Мn2, элемент SNTSCR защелкнется. Изменяя номиналы резисторов Rl, R2 и номиналы конденсаторов С1, С2, можно достигнуть необходимого времени включения защитного элемента. Данная схема была реализована в стандартной 0,35-мкм силицидной КМОП-технологии [4]. Сравнение уровней защиты от ESD приводится в табл. 1.

Таблица. Характеристики защищенности от ESD двунаправленного буфера со смешанным питанием по модели НВМ с использованием и без использования элемента SNTSCR

В работе [4] отмечено, что улучшения характеристик для ND-режима не наблюдалось, так как тестовая схема не включала элемент защиты между шинами питания. Для механической модели (ММ) уровень защищенности данной схемы с разработанным элементом защиты составляет около 800 В, а без него — всего около 200 В.

Уменьшение площади входного/выходного буфера нп 20...40% без ухудшения ESD характеристик

Площадь входного/выходного буфера должна быть как можно меньше и в то же время иметь высокие характеристики защиты от ESD. Уменьшить площадь выходного буфера без снижения надежности защиты можно с помощью замены обычных транзисторов в выходном буфере восьмиугольными. Это делается как в силицидной, так и в обычной технологиях. Восьмиугольными удобно делать как обычные транзисторы буфера, так и полевые транзисторы с заземленным затвором, вводимые в схему специально для защиты от ESD. Экономия обеспечивается за счет более компактного размещения контактов к затворам и подложке. Кроме того, одинаковость расстояний между контактами стока и поликремниевым затвором обеспечивает равномерное включение паразитного биполярного транзистора во время ESD. В nМОП-транзисторе для получения необходимой величины сопротивления области стока диффузию этой области удобно разместить в т-кармане таким образом, чтобы сама диффузия с затвором не соприкасалась, а касался затвора только т-карман. Удельное сопротивление области кармана позволяет обеспечить необходимую величину сопротивления стока. В силицидной технологии необходимо осуществить блокировку силицида над карманом. Более подробно конструкция входного/ выходного буфера рассмотрена в работе [5]. На рис. 7а изображена топология восьмиугольных nМОП-транзисторов. Её разрез изображен на рис. 76. На рис. 7в представлена микрофотография многоканального nМОП-транзистора выходного буфера [5].

Рисунок 7. Топологическое исполнение nМОП-транзистора в виде восьмиугольников (а), его разрез (б), микрофотография nМОП-транзистора выходного буфера с восьмиугольными ячейками (в)

Уровень защищенности выходных буферов от ESD в традиционной и КНИ КМОП-технологии

Так как требования к скорости работы СБИС непрерывно растут, всё более привлекательной становится КМОП-технология Кремний-На-Изоляторе (КНИ, Silicon-On-lnsulator, SOI). С помощью изоляции схемных элементов технология КНИ исключает эффект защелки через подложку и обеспечивает уменьшение емкости переходов. Это снижение паразитных емкостей позволяет такой ИС работать с большей скоростью по сравнению с аналогичной ИС в традиционной КМОП-технологии при одинаковых размерах элементов. В КНИ КМОП-технологии улучшаются характеристики короткоканального транзистора, возможна большая плотность элементов в устройстве, технологические процессы упрощаются по сравнению с традиционной технологией.

На фоне быстрого развития технологии КНИ защита от ESD становится главным вопросом надежности устройства. В традиционной КМОП-технологии на монолитной подложке для контактных площадок была достигнута хорошая защита от ESD, но использование многих таких защитных схем невозможно в КНИ-технологии [6]. Например, невозможным становится использование устройств TFO. Принципиальная особенность КНИ-технологии состоит в том, что отсутствует возможность формировать р/n-переходы с большой площадью и низким последовательным сопротивлением, так как толщина рабочей пленки кремния обычно не превышает 2000 А. Поэтому разработка схем защиты контактных площадок от ESD в КНИ-технологии является новой научно-практической задачей. В работе [6] были описаны субмикронные КМОП-буферы, состоящие из многоканальных транзисторов с эффективной шириной канала 250 мкм. Были проведены исследования двух вариантов конструкции с заземленной и незафиксированной подложкой. Характеристики таких буферов представлены на рис. 86. Для этих двух случаев пробойные характеристики буферов сильно отличаются, но так как для большинства технологий используется незафиксированная подложка для КНИ- структур, то именно этот вариант следует рассматривать как основной. Для объективного сравнения характеристик устройства обоих типов реализуются на одной и той же подложке. Традиционный КМОП-буфер создается после стравливания изолирующего окисла, как показано на рис. 8а.

Рисунок 8. Структура защитных структур для КНИ (а), ВАХ КНИ буферов с заземленной и незафиксированной подложкой (б), ВАХ буферов традиционной КМОП-технологии с различной длиной канала транзисторов (в)

Воздействие ESD различной полярности на выходные буферы для КНИ и для традиционной КМОП-технологии Стандартным устройством защиты от положительного ESD-стресса является nМОП-транзистор, работающий в низкоомном режиме. На рис. 86 и 8в изображены пробойные характеристики буферов для КНИ и КМОП на монолитной подложке. В обоих случаях наблюдаются ВАХ с двумя участками snapback [6]. Напряжение вступления в режим snapback для КНИ nМОП-транзистора с незафиксированным потенциалом подложки ниже, чем для КНИ-транзистора с заземленной подложкой. Однако уровень напряжения для поддержания стрессового тока мало зависит от потенциала подложки. Приблизительно одинаковый уровень защищенности от ESD будет обеспечиваться в обоих случаях. Второй режим snapback для nМОП КНИ (независимо от потенциала подложки) возникает при меньшем стрессовом токе и меньшем напряжении, чем для nМОП-транзистора на монолитной подложке. После второго пробоя происходит локализация стрессового тока из-за отрицательной дифференциальной проводимости в этой области, поэтому снижение значения тока второго пробоя в КНИ-структуре ведет к более сильному локальному разогреву элемента и снижает защищенность от ESD. Это справедливо, так как теплопроводность кремния намного выше, чем теплопроводность SiO2, который полностью окружает активную область кремния в КНИ КМОП-буферах.

КНИ-буферы способны выдерживать положительный ESD по НВМ-модели до 580 В при ширине канала 250 мкм, что в два раза меньше, чем защищенность традиционных КМОП-буферов.

В традиционных КМОП-буферах ESD отрицательной полярности поглощается открытым диодом сток-подложка. Это позволяет транзистору поддерживать более высокие (на 300 В в данном случае) стрессовые напряжения по сравнению с положительным ESD. Однако в КНИ-технологии недоступны вертикальные рл-переходы с большой площадью, и путь стрессового тока проходит через тонкую (менее 2000 А) пленку кремния. Из-за неполноценной работы паразитного биполярного транзистора в КНИ во время отрицательного ESD стрессовый ток проходит через nМОП-транзистор, работающий в диодном включении. Так как сопротивление транзистора в этом режиме относительно велико, то при высокой плотности тока в пленке кремния возникает сильный локальный разогрев элемента. Это приводит к тому, что защищенность выходных буферов КНИ по отношению к отрицательному ESD много ниже, чем в случае положительного разряда.

Экспериментальные данные показывают, что среднее ESD-напряжение, которое может выдержать КНИ nМОП-транзистор во время отрицательного разряда, приблизительно на 10% меньше, чем для положительного разряда, и не зависит от потенциала подложки.

Эти результаты показывают, что защищенность КНИ КМОП-буферов от ESD ограничена стойкостью элемента по отношению к отрицательному разряду. Чтобы улучшить защищенность КНИ КМОП-буферов от отрицательного ESD, необходимо уменьшать длину канала nМОП-транзистора.

Поскольку лавинный пробой рМОП-транзистора наступает при довольно высоком напряжении (около 15 В), то характеристики защищенности буфера при отрицательном ESD определяются только работой nМОП-транзистора. Более того, при положительном разряде рМОП-транзистор практически не обеспечивает дополнительного отвода тока, так как напряжение низкоомного режима работы nМОП-транзистора мало.

Таблица 2 показывает средний уровень защищенности КНИ КМОП-буфера с использованием и без использования рМОП-транзистора под воздействием ESD обеих полярностей. Из неё видно, что рМОП-транзистор не дает большого вклада в защищенность буфера от ESD.

Таблица 2. Сравнение характеристик защищенности от ESD КНИ КМОП-буфера с использованием рМОП-транзистора и без него

Широко известно, что увеличение расстояния затвор-контакт стока в выходных буферах улучшает защищенность от ESD. Но это не приводит к желаемому результату в КНИ КМОП-транзисторах при положительном ESD, так как стрессовый ток течет преимущественно по тонкой кремниевой пленке, что приводит к разогреву и повреждениям.

Увеличение расстояния между затвором и контактом стока увеличивает сопротивление этой области, что также приводит к большему рассеиванию мощности в случае отрицательного ESD. Таким образом, увеличение расстояния затвор-контакт стока даже ухудшает защищенность КНИ КМОП-буфера для ESD обеих полярностей. Поэтому этот параметр должен оставаться небольшим для КНИ КМОП.

Толщина пленки кремния — другой важный параметр, влияющий на защиту от ESD. Для одной и той же рассеиваемой мощности температура кремния увеличивается с уменьшением толщины пленки в силу уменьшения теплоемкости кремния меньшего объема. Сильный локальный разогрев возникает также вследствие того, что с уменьшением толщины пленки увеличивается её сопротивление и плотность стрессового тока в ней. В результате характеристики защиты от ESD будут ухудшаться с уменьшением толщины пленки кремния в КНИ-структурах.

Увеличить защищенность от ESD в традиционных КМОП-схемах можно, увеличивая ширину канала транзистора. Но в КНИ-схемах это не приводит к значительному улучшению характеристик [6]. Таким образом, улучшить защиту КНИ КМОП-буферов, используя методы традиционной КМОП-технологии, нельзя. Чтобы получить аналогичные традиционным характеристики для КНИ КМОП-структур, необходимо принимать иные меры.

В качестве одного из вариантов увеличения защищенности КНИ-структур можно предложить вышеприведенный способ: изготовлять nМОП-транзисто-ры выходных КНИ-буферов прямо на подложке КНИ, предварительно стравив изолирующий окисел. В аналогичном изготовлении рМОП-транзисторов нет необходимости, так как они не дают большого вклада в отвод стрессового тока; кроме того, изготовление п-кармана в подложке КНИ после стравливания изолирующего окисла представляет большие технологические сложности.

Заключение

Создание хорошо защищенных от ESD схем для субмикронных технологий является важной проблемой в микроэлектронике. В первой части данной статьи был подробно описан пример современной полной схемы защиты от ESD. Схема основана на управляемом диоде, защелкивающемся за счет сопротивления подложки/кармана. Разработанная для силицидной 0,25-мкм КМОП-технологии, эта схема обладает порогом устойчивости к ESD более 7 кВ по модели НВМ и 500 В по модели ММ без применения блокировки силицида. При работе в диапазоне температур до 125°С данное устройство защищено от защелкивания тиристора. Время включения защитного устройства превосходит время нарастания стрессового импульса, тем самым обеспечивается защищенность внутренних элементов устройства. Напряжение работы в низкоомном режиме составляет 3 В при напряжении питания 2,5 В.

Одной из больших проблем защиты от ESD современных ИС является защита двунаправленных буферов со смешанным питанием. В данной статье был приведен вариант защиты таких буферов, причем описанные схемы защиты обеспечивают порог устойчивости по ESD не ниже, чем для стандартных схем. Это достигается с помощью структуры элемента защиты и правильной подборки параметров схемы детекции ESD.

Уменьшения площади современных входных и выходных буферов можно добиться, построив транзисторы буферов в виде восьмиугольных фигур. Кольцевая структура транзисторов буфера обеспечивает более равномерное включение паразитного биполярного транзистора во время ESD. Необходимое сопротивление стока можно обеспечить с помощью n-кармана.

При разработке защитных структур в КНИ КМОП-технологии нельзя руководствоваться стандартными правилами создания защитных схем. Необходимо учитывать, что стрессовый ток не может быть отведен через подложку, он концентрируется в тонкой пленке кремния на поверхности изолятора.

Ремонт корпусов водных мотоциклов. Ремонт мотоциклов петербург. Ремонт мотоциклов.