|
В. Байтурсунов, В. Иванов, Д. Панфилов
Повышение КПД понижающих конвертеров при синхронном выпрямлении
Введение
Одним из основных направлений развития микропроцессоров, в частности,
центральных процессоров для ПК, является повышение тактовой частоты (быстродействия).
Для решения этой задачи необходимо снизить длительность коммутации ключевых транзисторов процессора,
определяемую процессами заряда и разряда паразитных емкостей. Величина изменения напряжения на емкости
при коммутации пропорциональна питающему напряжению. Снижение питающего напряжения позволяет уменьшить
интервалы коммутации. Но в то же время, это приводит к существенному снижению КПД в традиционной схеме
понижающего конвертера. В связи с этим пристальное внимание разработчиков привлечено в последние годы
к возможности совершенствования характери-стик типовой схемы понижающего конвертера (back converter)
за счет выбора ключевых элементов. В статье рассматриваются основные проблемы, возникающие при разработке
низковольтных конвертеров, описано находящееся в центре внимания разработчиков схемное решение, позволяющее
получить конвертеры с высоким КПД, компоненты, разработанные для этого решения, и описывается набор
компонентов и информационных материалов (kit), облегчающий разработчику освоение этого перспективного
решения.
В начале каждого раздела авторы старались коротко изложить основные идеи, определяющие отдельные
черты разрабатываемых схемных решений и на основе собственных расчетов, либо пользуясь экспериментальными
и расчетными данными других исследователей, подтвердить справедливость приведенных заключений.
Потери на интервале спада в возвратном диоде Шоттки — основная составляющая потерь при пониженных напряжениях
Для того, чтобы понять возможные пути повышения КПД в традиционной схеме понижающего конвертера
(рис. 1) попробуем выяснить, потери в каком из компонентов схемы и на каком временном интервале являются
основной причиной снижения КПД.
Ключи в схеме (рис. 1) могут иметь различную физическую реализацию, но в наиболее типичной из
применяемых в настоящее время схем роль основного ключа выполняет полевой транзистор, а роль возвратного
ключа — высокочастотный диод Шоттки. При понижении выходного напряжения резко увеличиваются относительная
величина потерь в возвратном диоде на интервале спада тока в индуктивности, в то время как на интервале
нарастания тока наблюдается небольшой и плавный рост относительных потерь. Это происходит по двум причинам:
во-первых, увеличивается отношение падения напряжения на диоде к выходному напряжению, во-вторых,
увеличивается среднее значение тока как за счет увеличения тока нагрузки, так и за счет увеличения
коэффициента заполнения тока диода.
Рис. 1 Традиционная схема понижающего конвертера
Эти положения можно подтвердить расчетом при типичных значениях параметров. Рассмотрим, как изменяется
предельно достижимый уровень КПД в зависимости от выходного напряжения в традиционной схеме (рис. 1).
При расчете потерь будем учитывать только потери проводимости обоих ключей, составляющие основную долю
потерь. Напряжение первичного источника питания примем равным 12 В, расчет проведем для источника
мощностью 24 Вт. На интервале проводимости полевой транзистор (MOSFET) замещаем линейным сопротивлением
RDS(on) = 5 мОм а диод Шоттки — эквивалентным источником ЭДС в 0,4 В.
Результаты рачета представлены в табл. 1.
Таблица 1. Снижение КПД при уменьшении выходного напряжения
Выходное напряжение, В |
5 |
3,3 |
2,0 |
Коэффициент заполнения для транзистора |
0,417 |
0,275 |
0,167 |
Коэффициент заполнения для диода |
0,583 |
0,725 |
0,833 |
Потери на интервале нарастания тока (в танзисторе),Вт |
0,074 (0,3%) |
0,154 (0,6%) |
0,293 (1,2%) |
Потери на интервале спада тока в диоде,Вт в синхронном т ранзисторе,Вт |
1,12(4,7%) 0,55(2,3%) |
2,11(8,8%) ).25(1%) |
4,0(16,7%) 0,657(2,7%) |
Предельный КПД в схеме с диодом Шоттки (рис.1), % |
95 |
91,6 |
82,1 |
Предельный КПД в схеме с синхронным транзистором, % |
93 |
98,4 |
96,1 |
Анализ результатов расчета показывает справедливость приведенных в начале этого раздела утверждений
об увеличении относительных потерь в возвратном диоде при понижении выходного напряжения.
Замена диода Шоттки полевым транзистором снижает потери на интервале спада
Данные табл. 1, касающиеся традиционной схемы с диодом Шоттки, показывают, что с
уменьшением выходного напряжения резко растут потери в возвратном диоде, в то время как рост потерь
в силовом транзисторе незначителен. Объясняется это различием в физической природе ключевых элементов,
что отражается и в принятых схемах замещения элементов.
Диод Шоттки замещается в эквивалентной схеме
источником ЭДС, а транзистор — линейным резистором RDS(on), причем с очень низким значением
сопротивления в 0,005 Ом. Достаточно очевидная идея замены диода Шоттки полевым транзистором с тем,
чтобы использовать преимущества этого элемента и на интервале спада, привела к разработке схем с
синхронным выпрямителем [1] (рис. 2), в которой роль возвратного ключа выполняет полевой транзистор
SW2 с соответствующим управлением, который называется синхронным транзистором. При относительно
низких значениях выходного тока преимущества в КПД, создаваемые включением полевого транзистора,
оправдывают некоторое усложнение схемы за счет появления управляющих цепей.
Покажем справедливость этого утерждения расчетным путем.
Потери в диоде Шоттки вычисляются из формулы:
PSchottky = Vf ·Io·(1 - D), (1)
а потери в синхронном транзисторе из выражения
PN-Channel = (Io· (1 - D)2 ·RDS(on)), (2)
где Vf — прямое падение напряжения на диоде Шоттки, Io — выходной ток, T — период (1/f) и D — коэффициент заполнения.
Равенству потерь в обоих приборах соответствует граничный ток IDIV, определяемый из выражения
IDIV = Vf / RDS(on). (3)
При значениеях Vf = 0,4 В и RDS(on) = 100 мОм ток IDIV = 4 А, а при значениях 5 мОм,
характерных для двух параллельно включенных транзисторов — 80 А. Выходной ток в 12 А при 2 В
существенно ниже граничного, и выигрыш в КПД здесь значителен.
Рис. 2 Понижающий конвертер с синхронным выпрямлением
Из табл. 1, где приведены данные расчета для схемы с синхронным выпрямлением при RDS(on) = 5 мОм,
видно, что выигрыш в КПД возрастает с уменьшением выходного напряжения, достигая в предельном из
рассмотренных случаев 14%.
Схема замещения MOSFET содержит паразитный диод (рис. 2), который должен быть включен в том же напрaвлении,
что и диод Шоттки в схеме на рис. 1. Для этого вместо диода Шоттки должен быть включен MOSFET N-типа и
работать он должен в третьем квадранте своих характеристик при отрицательных токах и напряжениях [2].
К счастью, характеристики полевого транзистора позволяют в равной степени использовать преимущества
низкого RDS(on) и при работе в этом квадранте (рис. 3).
Рис. 3 Вольтамперные характеристики полевого транзистора в первом и третьем квадранте
В табл. 2 представлены значения сопротивлений для первого и третьего квадрантов, полученные из
графиков рис. 3.
Таблица 2. Сопосталение сопротивления для включенного состояния при работе в первом и т ретьем квадрантах
VDS, B |
RDS(on), mOm (Первый квадрант) |
RDS(on),mOm (Третий квадрант) |
Процент улучшения |
4 |
9,1 |
7,7 |
15 |
5 |
7,4 |
6,7 |
9,3 |
6 |
6,7 |
6,2 |
8,5 |
7 |
6,3 |
6,1 |
4,2 |
Они показывают, что характеристики для третьего квадранта с точки зрения замещения возвратного диода даже
лучше, чем характеристики для первого.
Результаты анализа показывают, что замена диода Шоттки полевым транзистором дает выигрыш вплоть до
некоторого граничного тока нагрузки. Выигрыш увеличивается с уменьшением тока нагрузки. Граничное значение
тока увеличивается с уменьшением RDS(on) и увеличением прямого падения на диоде Шоттки.
Процессы в синхронном понижающем
конвертере на интервалах коммутации
Для обоснования целесообразности замены диода Шоттки полевым транзистором в низковольтных
применениях понижающего конвертера, использованы простейшие статические модели этих приборов без учета
процессов на коммутационных интервалах. Поэтому наши выводы, строго говоря, применимы лишь к относительно
низкочастотным конвертерам. В то же время, в современных источниках питания применяют в основном конвертеры
с рабочими частотами в десятки и даже сотни килогерц.
При повышении частоты переключений доля коммутационных интервалов в цикле переключения становится все
больше, и растет доля потерь на этих интервалах в суммарных потерях. Процессы на интервалах коммутации
определяют не только потери в приборах, но и предъявляют определенные требования к цепям управления транзисторами,
определяя траекторию переключения, не приводящую к аварийным режимам.
Анализ процессов переключения в схеме понижающего конвертера с синхронным выпрямлением позволяет выявить
основные особеннности и сформулировать требования к новым элементам схемы, работающим в нестандартных режимах:
- Интервал проводимости синхронного транзи-стора имеет наибольшую продолжительность, и чтобы снизить потери
на этом интервале, сопротивление RDS(on) синхронного транзистора должно быть предельно низким.
- Интервалы проводимости основного и синхронного транзистора разделены короткими интервалами проводимости
паразитного диода. На этих интервалах паразитный диод синхронного транзистора работает в режиме возвратного
диода, и требования к этим элементам совпадают. Этот диод должен иметь низкое прямое падение напряжения и
быстро восстанавливать запирающие свойства.
- С точки зрения снижения потерь интервал проводимости диода должен быть как можно меньше. Однако, этот интервал
совпадает с интервалом паузы в токе проводимости обоих транзисторов и для исключения сквозных токов должен иметь
некоторую гарантированную длительность. Она не должна быть ниже времени, в течение которого напряжение на затворе
нарастает до порога.
- Хотя по количеству управляющих выходов схема управления (СУ) совпадает с двухтактными СУ, алгоритм работы
ее существенно отличается. Поэтому для синхронного понижающего конвертера необходима разработка специфической СУ.
Она должна обеспечивать необходимую паузу в управлении транзисторами для исключения режима сквозных токов.
Можно показать справедливость приведенных выше утверждений, рассматривая на качественном уровне переходные
процессы в конвертере с синхронным вы-прямлением. Разбираться в коммутационных процессах очень полезно и
разработчику, собирающемуся применить рассматриваемое новое схемное решение. В переходных процессах для полевых
транзисторов существенную роль играют наряду с паразитным диодом и паразитные емкости, с помощью которых
аппроксимируют, обычно, сложные нелинейные процессы, происходящие в полупроводниковой структуре: входная емкость
затвор-исток СGS, емкость затвор-сток СGD и выходная емкость Сout, основную часть которой составляет барьерная
емкость паразитного диода СDS.
Наибольшую информацию о процессах переключения несет времеменная диаграмма напряжения на за-творе [3], где
можно отметить практически все временные интервалы, характерные для переключения полевых транзисторов (рис. 4).
Рис. 4 Временные диаграммы процессов переключения в схеме рис. 2
Интервал Dt1 — в качестве первого временного интервала выберем интервал, начинающийся в момент снятия
импульса управления с синхронного транзистора SW1. После этого начинается разряд входной емко-сти. Интервал
оканчивается в момент достижения напряжения плато Vplate, характерного для полевых транзисторов.
Интервал Dt2 — на этом интервале вступает в работу обратная связь, обеспечиваемая током разряда барьерной
емкости через емкость затвор-исток на входную емкость. Этот ток подзаряжает емкость затвор-сток, поддерживая
примерно постоянный потенциал затвора. Этот процесс носит название эффекта Миллера.
Интервал Dt3 — происходит переход тока с транзистора SW1 на паразитный диод транзистора SW2, выполняющий роль
возвратного диода. Ток транзистора SW1 уменьшается, ток диода увеличивается, сумма токов остается примерно
постоянной и равной току нагрузки.
Интервал Dt4 — на этом интервале после достижения порогового напряжения транзистор SW1 запирается и ток
нагрузки замыкается через диод. В этот же момент подается сигнал управления на транзистор SW2. На этом
интервале возникает пауза в токах транзистора, предотвращающая одновременную проводимость двух транзисторов
(“скозной ток”). Можно было бы отпереть транзистор SW2 и несколько раньше, поскольку входная емкость
заряжается не сразу. Однако, для надежного исключения режима скозных токов лучше иметь время нарастания
напряжения до порога в качестве резерва. Увеличивать этот резерв и далее нецелесообразно, поскольку на этом
интервале проводит диод, и потери проводимости велики.
Интервал Dt5 — начинается в момент, когда напряжение на затворе транзистора SW2 достигает порогового уровня.
Отпирается транзистор SW2, напряжение на RDS(on) этого транзистора становится ниже полки паразитного диода,
и ток с диода переходит на сопротивление канала RDS(on). Переход происходит не сразу из-за наличия барьерной
емкости у диода.
Интервал Dt6 — входная емкость заряжается до напряжения управляющего источника.
Интервал Dt7 — начинается в момент снятия управляющего импульса с транзистора SW2.
Начинает разряжатьсяемкость СDS этого транзистора.
Интервал Dt8 — в момент достижения напряжения плато ток в транзисторе начинает снижаться и происходит
переход тока в паразитный диод этого транзистора. Необходимо отметить, что в переходных процессах коммутации
SW2 отсутствует интервал плато, поскольку барьерная емкость заряжена лишь до очень малого прямого падения
паразитного диода, и для ее разряда практически не требуется времени. В этом и заключается отличие процессов
коммутации основного и синхронного транзисторов.
Интервал Dt9 — интервал проводимости паразитного диода, на котором выключены оба транзистора. Пауза перед
включением основного транзистора SW1. Интервал вполне подобен интервалу Dt4.
Интервал Dt10 — интервал перехода тока с диода на транзистор SW1. Процесс, обратный процессу на
интервале Dt3.
Интервал Dt11 — интервал плато, где действует эффект Миллера, поддерживая постоянным напряжение на
затворе транзистора SW1.
Интервал Dt12 — интервал заряда выходной емкости транзистора SW1 до напряжения питания источника питания.
Далее процессы повторяются.
Шунтирование синхронного транзистора диодом Шоттки — метод снижения потерь
на запирание паразитного диода
Потери в возвратном диоде на интервале восстановления запирающих свойств зависят
от частотных свойств диода. Диоды Шоттки проектируются специально таким образом, чтобы снизить
эти потери, которые составляют значительную часть общих потерь на диоде. В то же время паразитный
диод полевого транзистора не является специально проектируемым элементом и трудно ожидать от него
хороших коммутационных качеств. Уменьшить потери в процессе выключения паразитного диода, оказывается,
можно, подключив параллельно синхронному транзистору диод Шоттки.
Подтвердить это положение расчетным путем сложно, но экспериментально это показано в [1].
Рис. 5 Форма тока при восстановлении обратного напряжения на диоде
На рис. 5 представлена временная диаграмма обратного тока диода при его запирании.
Как видно из рис. 5, время восстановления мо-жно разделить на два участка: на первом обратный
ток возрастает до величины, определяемой запасенным на интервале проводимости зарядом неосновных
носителей. Время ta определяется величиной прямого тока и крутизной спада, определяемой внешними
цепями. Время tb не имеет четкого теоретического обоснования и определяется многими факторами.
Отношение tb/ta, называемое коэффициентом мягкости, изменяется от 1 у диодов, предназначенных для
применения в низкочастотных цепях, до 0,5 у быстрых и до 0,2 у сверхбыстрых диодов. Ясно, что при
меньшем коэффициенте мягкости потери на переключение снижаются. Однако, резкий спад тока приводит
к появлению помех.
В некоторой степени исправить этот недостаток можно, включая параллельно синхронному полевому
транзистору диод Шоттки (рис. 2). В этом случае быстродействующий диод Шоттки отбирает на себя часть
прямого тока и улучшает качество процесса коммутации.
Рис. 6 Осциллограммы обратных токов при запирании диодов
Осциллограммы рис. 6 показывают, как снижается амплитуда обратного тока диода в этом случае и,
сооответственно, потери, характерные для этого интервала.
Испытания показывают, что при шунтировании полевого транзистора диодом Шоттки удается несколько
снизить потери на интервале запирания диодов.
Интегральная микросхема управления
Анализ процессов переключения позволяет также сформулировать и требования к микросхеме
управления, которая является наиболее сложным из компонентов конвертера с синхронным выпрямлением.
Специфика этих микросхем по сравнению сшироко распространенными СУ для однотактных схем заключается
только в построении выходных блоков. Практически получить СУ для этого решения можно из любой схемы
с тотемным выходом, использовав транзисторы этого выхода в качестве предварительных усилителей для
двух выходных драйверов. Некоторая дополнительная специфика заключается и в выборе паузы между
сигналами управления двух транзисторов, исключающей режим сквозных токов.
Ясно, что специфика СУ для этого схемного решения проявляется в очень ограниченном числе блоков,
остальные же блоки могут быть столь же разнообразны, как и в традиционных однотактных микросхемах [8].
Первые серии микросхем для конвертеров с синхронным выпрямлением (серии LTC1148 и LT1158) разработала
фирма Linear Technology. Особенностью этих микросхем является переход в пакетный режим при низких токах.
Фирма Motorola, подключившись к разработке ряда компонентов для конвертеров с синхронным вы-прямлением,
стала осваивать другое направление в разработке СУ, разработав микросхему МС33470 [5].
Поскольку синхронные конвертеры примененяются преимущественно для питания микропроцессоров, целесообразно
использовать широкие возможности последних для управления источником питания и контроля его состояния.
Это обстоятельство отражается в следующих блоках структуры микросхемы МС33470:
- встроенный ЦАП, обеспечивающий программируемое процессором опорное напряжение;
- блок, вырабатывающий сигнал об отключении источника из-за превышения предельной температуры;
- блок, информирующий о том, что выходное напряжение находится в границах допустимого окна напряжений.
Система управления, кроме специфических особенностей, обладает еще большим набором свойств,
общих для всех СУ импульсными регуляторами. И, поскольку это одна из последних разработок, в ней
реализованы последние достижения фирмы в этой области. Прежде всего это система ускоренного возврата
выходного напряжения в окно допустимых рабочих напряжений, ограниченное значениями Uref ± 4%. Кроме того,
электронный термовыключатель имеет внешнюю настройку по предельной температуре.
Совершенно естественно, что в этой микросхеме присутствуют и традиционные для СУ импульсными регуляторами
решения по запуску и разнообразным видам защиты.
Основные решения, принятые в микросхеме МС33470, удобно рассмотреть на примере конкретного ее применения
в синхронном конвертере, что будет сделано далее.
Требования к компонентам и их выбор при проектировании синхронных понижающих конвертеров
Рассмотренные схемные пути повышения КПД позволяют сформулировать требования
к отдельным компонентам синхронного понижающего
конвертера для того, чтобы осуществить их выбор или проектирование.
Для выбора полупроводниковых компонентов можно воспольоваться рекомендациями фирмы Motorola именно
для рассматриваемого схемного решения [4], которая разработала целый ряд компонентов, предна-значенных
в основном для применения в конвертерах с синхронным выпрямлением.
Синхронный транзистор SW2 — транзистор с N-каналом. Главное требование касается сопротивления RDS(on).
Основной метод снижения этого сопротивления заключается в увеличении плотности упаковки отдельных ячеек
транзистора. Последним достижением в этой области является технология WaveFET, при которой для увеличения
плотности упаковки ячеек сдвигаются в вертикальной плоскости, образуя “волну”. Motorola предлагает здесь
транзистор типа MMSF3300 [5]. Технология его изготовления позволяет, кроме того, удовлетворить и второе
важное требование снизить прямое падение напряжения и время восстановления запирающих свойств паразитного
диода. Все это делает применение MMSF3300 в качестве синхронного транзистора наиболее эффективным.
Шунтирующий диод Шоттки должен быть достаточно быстродействующим и с максимально низким прямым падением
напряжения. Motorola предлагает использовать диоды серии SWITCHMODE с временем восстановления менее 10 нс
и прямым падением напряжения 0,49 В при 10 А (у диода MBRD1035CTL) [6].
Система управления должна обеспечивать правильный алгоритм работы ключевых транзисторов с оптимальным
временем паузы для исключения сквозных токов. Кроме того, система управления должна удовлетворять обычным
требованиям к СУ по точности стабилизации, запуску и разнообразным видам защиты. Такая система для сихронных
конвертеров [7] разработана фирмой Motorola (микросхема МС33470).
Основной транзистор SW1. Требования к основному транзистору в синхронных конвертерах не отличаются от
требований к ним в обычных понижающих конвертерах [8]. Здесь так же выгодно использовать транзисторы с
минимальным RDS(on). И хотя качество паразитного диода для данного применения безразлично, в целях унификации
целесообразно использовать тот же транзистор MMSF3300.
Дроссель явялется единственным электромагнитным элементом в схеме. С целью снижения общих габаритов
конструктива желательно, чтобы высота дросселя не превышала значительно высоту полупроводниковых
компонентов, занимающих большую часть площади платы. Откликаясь на это требование, фирма Coilcraft
разработала ряд специальных плоских дросселей для поверхностного монтажа [9].
Пример реализации синхронного
понижающего конвертера для питания микропроцессора
Пример реализации источника питания для микропроцессора на базе синхронного
понижающего конвертера, управляемого микросхемой МС33470, представлен на рис. 7.
В качестве основного и синхронного ключей применяются по два параллельно соединенных транзистора
MMSF3300, что дает возможность получить значение RDS(on) = 5 мОм.
Рис. 7 Источник питания микропроцессора на базе синхронного понижающего конвертера, управляемого микросхемой МС33470
Чтобы пояснить принцип работы конвертера, рассмотрим функциональное назначение внешних выводов микросхемы
МС33470 и связанные с ними внешние элементы схемы.
Вывод G2 — тотемный выход микросхемы, управляющий синхронным транзистором SW2. При запуске конвертера оба
выхода G1 и G2 получают разрешение на включение только после достижения питающими напряжениями VCC и PVCC
заданных пороговых уровней.
Вывод PVCC — отдельный вывод для питания драйверов обоих силовых транзисторов, для которого может быть
использовано напряжение 12 В, обычно имеющееся в системе питания микропроцессора.
Вывод PGnd — отдельный вывод общей шины для драйверов. Вывод отделен от вывода корпуса для внутренних
слаботочных блоков, чтобы исключить помехи при коммутационных процессах в цепях драйверов.
Вывод Agnd — отдельный вывод общей шины для аналоговых цепей.
Вывод VCC — отдельный вывод для питания аналоговых цепей.
Вывод Sense датчика выходного напряжения смещен внутренним источником тока в 20 мА. На этот вывод в схеме
рис. 7 подано напряжение непосредственно с выхода конвертера.
Вывод I max — если внешний ток, входящий в этот вывод, равен 190 мА в течение превыщающем время задержки,
происходит разряд емкости мягкого пуска (C18 на рис. 7) через транзистор током в 64 мА. Внешнее сопротивление
R1 определяет максимальный ток на этапе нарастания тока. В качестве измерительного сопротивления (шунта)
здесь используется сопротивление RDS(on) транзистора SW1. Сопротивление R1 связано с параметрами схемы
соотношением R1 = RDS(on) Imax / 190 мА.
Вывод IFB (feedback) — у этого вывода две функции: ограничение тока на интервале цикла и повторный мягкий
пуск после отключения по максимальному току.
Вывод SS — вывод мягкого пуска, к которому присоединен конденсатор С18. Время заряда этого конденсатора от
внутреннего источника тока в 10 мА определяет задержку пуска, необходимую для того, чтобы напряжение
питания СУ вышло на достаточно высокое значение.
Вывод Comp (compensation) — выход усилителя сигнала рассогласования (УСР), который используется для
подключения цепей, компенсирующих частотную характеристику усилителя. Эти традиционные цепи представлены
на рис. 7 опротивлением R2 и конденсаторами С16 и С17.
Вывод ОТ (Over Temperature) — сигнал внутреннего температурного датчика, который генерируется в момент
превышения допустимой температуры и служит для связи с процессором.
Вывод Fault — сигнал, переходящий на низкий логический уровень, когда напряжение на нагрузке превышает
115% от номинального.Сигнал остается на низком уровне до нового перезапуска источника или запуска по входу OUTEN.
Вывод Pwrgd (Power good) — сигнал переходит на низкий логический уровень тогда, когда выходное напряжение
выходит за границы окна VREF ± 4%. Сигнал может использоваться микропроцессором для выработки управляющего
воздействия.
Таблица 3. Соответствие кода ЦАП выходному напряжению конвертера
VID4 |
VID3 |
VID4 |
VID4 |
VID4 |
V0, B |
0 |
0 |
1 |
0 |
1 |
1,8 |
0 |
0 |
1 |
0 |
0 |
1,85 |
0 |
0 |
0 |
1 |
1 |
1,9 |
0 |
0 |
0 |
1 |
0 |
1,95 |
0 |
0 |
0 |
0 |
1 |
2,0 |
0 |
0 |
0 |
0 |
0 |
2,05 |
1 |
1 |
1 |
0 |
1 |
Процессор отсутствует |
1 |
1 |
1 |
1 |
0 |
2,1 |
1 |
1 |
1 |
0 |
1 |
2,2 |
1 |
1 |
1 |
0 |
0 |
2,3 |
1 |
1 |
0 |
1 |
1 |
2,4 |
1 |
1 |
0 |
1 |
0 |
2,5 |
1 |
1 |
0 |
0 |
1 |
2,6 |
1 |
1 |
0 |
0 |
0 |
2,7 |
1 |
0 |
1 |
1 |
1 |
2,8 |
1 |
0 |
1 |
1 |
0 |
2,9 |
1 |
0 |
1 |
0 |
1 |
3,0 |
1 |
0 |
1 |
0 |
0 |
3,1 |
1 |
0 |
0 |
1 |
1 |
3,2 |
1 |
0 |
0 |
1 |
0 |
3,3 |
1 |
0 |
0 |
0 |
1 |
3,4 |
1 |
0 |
0 |
0 |
0 |
3,5 |
Вывод VID4 — сигнал на цифровом входе ЦАП (4-ый разряд пятибитового двоичного кода). Выводы с 14 по 18
имеют одинаковое функциональное назначение, представляя собой различные разряды цифрового входа.
Код может подаваться от микропроцессора или быть установлен с помощью соединения отдельных выводов с
общей шиной. В табл. 3 представлено соответствие кода значениям опорного напряжения.
Вывод VID3 — 3-ий разряд пятибитового двоичного кода.
Вывод VID2 — 2-ой разряд пятибитового двоичного кода.
Вывод VID1 — 1-ый разряд пятибитового двоичного кода.
Вывод VID0 — 0-ой разряд пятибитового двоичного кода.
Вывод OUTEN — при сигнале логического нуля на этом входе снимается питающее напряжение Еn с компаратора
токовой перегрузки, что приводит к запиранию СУ. По этому входу можно, таким образом, управлять включением
и выключением конвертера по сигналу микропроцессора. По входу OUTEN можно осуществлять вы-ключение по
предельной температуре, отличной от установленной внутренним датчиком Over Temp. Это достигается включением
между этим выводом и общей шиной термистора, являющегося нижним плечом делителя напряжения. В этом случае
вход работает как порговое устройство с двумя порогами. Если напряжение на входе становится ниже 2,0 В,
снимается сигнал с выхода управления G1, и конвертер перестает работать, если же напряжение падает ниже
1,7 В, сигнал снимается с обоих выходов G1 и G2.
Вывод G1 — тотемный выход микросхемы, управляющий основным транзистором SW1. При запуске конвертера оба
выхода G1 и G2 получают разрешение на включение только после достижения питающими напряжениями VCC и PVCC
заданных пороговых уровней.
Плата соединяется с другими блоками с помощью разъема J на 40 выводов, контакты которого
показаны на рис. 7.
Набор для разработки синхронных
понижающих регуляторов фирмы Motorola
Синхронные понижающие ковертеры являются новой
разновидностью источников питания, опыта разработки которых нет у большинства разработчиков. Как и
всякий новый продукт, синхронные конвертеры требуют от разработчика детального исследования происходящих
в них процессов. Фирма Motorola предлагает набор средств, облегчающих начальный период освоения этого
нового схемного решения. Набор содержит все нестандартные компонеты, включая и монтажную плату для
конвертера, а также информационный материал, содержащий данные (data sheets) для новых компонетов и
статьи, позволяющие разработчику осмы-слить процессы, происходящие в конвертере, подход к расчету и
выбору компонентов для своих нетиповых приложений.
Набор позволяет собрать схему, показанную на рис. 7. Он содержит транзисторы MMSF3300R2 в качестве основных
и синхронных транзисторов, диоды MBRD1035CTL для возвратных вентилей, шунтирующих синхронный транзистор,
микросхему управления МС33470, плоский дроссель для поверхностного монтажа U6904-A фирмы Coilcraft и
печатную плату для монтажа.
заключение
При питании быстродействующих микропроцессоров,
в частности, центральных процессоров ПК, наибольшей эффективностью обладают понижающие конвертеры
с синхроным выпрямлением. Эффетивность таких схем позволяет применять их и в любых других случаях,
когда необходимо пониженное питающее напряжение. При разработке целесообразно воспользоваться
набором компонентов, рекомендуемых фирмой Motorola, и для освоения этого нового схемного решения
проще всего воспользоваться специальным набором, выпускаемым фирмой.
Литература
- AN1520, HDTMOSTM Power MOSFETs Excel in Synchronous Rectifier App lications, Motorola Applicftion notes, 1994.
- Third Quadrant RDS(on) of MOSFETS and Ins Effects on Synchronous Rectifiication, Kevin Frick,
Power System World’96, September 8-12, las Vegas NV, Intertec International, 2472 East man Ave., Bild.
33, Ventura CA 93003-5792, Phone: 805-650-7070, Fax: 805-650-7054, http://hhjwersystem.com/.
- AR622/D C.S.Mitter Device Considerations for High Current, Low Voltage Synchronous Buck Regulators,
Proceeding of Wescon/IC Expo’97 Conference, Santa Clara, CA, November 4–6, 1997, pp. 281–288.
- SG386/D MOSFET and Rectifier Solutions for Synchronous Rectifiication.
- MMSF3300/D WaveFETTM Power Surface Mount Products HDTMOS Single N-Channel Field Effect Transistor, Rev. 2, 1997.
- MRBD1035CTL/D SWINCHMODETM Schottky Power Rectifier DPAC Power Surface Mount Package, 1998.
- MC33470/D Synchronous Rectifiication DC/DC Converter Programmable Integrated Controller, Rev. 0, 1997.
- Иванов В., Панфилов Д. Микросхемы управления импульсными стабилизаторами фирмы Motorola//
Chip News. — 1998. — № 1. — С. 3–11.
- Coiltronics, Inc., 6000 Park of Commerce Blvd., Boca Raton, FL 33487, (407) 241-7876.
Тел. 530-2210
|